近日，中国科学院微电子研究所集成电路先导工艺研发中心在源漏接触技术研究方面取得重要进展。 

中科院微电子所消息显示，罗军研究员团队创新性利用氧化过程中众所周知的杂质分凝（Dopant Segregation, DS）现象，在源漏接触形成之前采用一步原位水汽氧化工艺（In-situ steam generation, ISSG），提高了半导体衬底表面的N_s。该工艺基于n⁺-Si衬底，利用Si在氧化过程中，P杂质在Si中的平衡浓度大于在SiO₂中的平衡浓度，使得氧化后P杂质分凝于n⁺-Si表面，从而将N_s提高~1倍、接触电阻率降低了~34.83%。

ISSG氧化工艺简单易行，与现有CMOS集成工艺完全兼容，将此方法应用于提高N_s从而降低源漏寄生电阻具有很高的应用价值。

此外，团队对DS现象降低源漏接触电阻率的机理进行了深入研究，通过肖特基结与PN结在开关时载流子响应速度的差异，搭建电路进行测试，发现形成DS后的结构仍为肖特基结。虽然界面处的DS层与衬底掺杂类型相反，但由于其厚度很薄，并没有改变结的性质。